```
DIALOG(R) File 345: Inpadoc, fam. & Legal Stat
(c) 2000 EPO. All rts. reserv.
12752103
Basic Patent (No, Kind, Date): JP 4028139 A2 920130
                                                    <No. of Patents: 004>
Patent Family:
                                             Kind Date
                                 Applic No
                 Kind Date
    Patent No
                                                  900523
                                            Α
                 A2 920130
                                JP 90131346
    JP 4028139
                                JP 90131346 A
                                                  900523
    JP 2854385 ∫
                     990203
                  B2
                                                  930128
                                              Α
                                US 10302
    us 5470265
                      951128
                  Α
                                              Α
                                                  950316
                                US 404958
                 Α
                      961126
    US 5578897
Priority Data (No, Kind, Date):
    JP 90131346 A 900523
    US 10302 A 930128
    US 404958 A 950316
    US 10302 A3 930128
PATENT FAMILY:
JAPAN (JP)
  Patent (No, Kind, Date): JP 4028139 A2 920130
    MANUFACTURE OF MULTI-ELECTRON SOURCE (English)
    Patent Assignee: CANON KK
                          NOMURA ICHIRO; KANEKO TETSUYA; SAKANO YOSHIKAZU;
    Author (Inventor):
      TAKEDA TOSHIHIKO; IWAI HISAMI
    Priority (No, Kind, Date): JP 90131346 A
                                               900523
    Applic (No, Kind, Date): JP 90131346 A 900523
    IPC: * H01J-009/02; H01J-037/06
    CA Abstract No: ; 116(26)267249G
    Derwent WPI Acc No: ; G 92-084989
    JAPIO Reference No: ; 160196E000039
    Language of Document: Japanese
  Patent (No, Kind, Date): JP 2854385 B2 990203
     Patent Assignee: CANON KK
                          NOMURA ICHIRO; KANEKO TETSUYA; SAKANO YOSHIKAZU;
    Author (Inventor):
      TAKEDA TOSHIHIKO; IWAI HISAMI
     Priority (No, Kind, Date): JP 90131346 A
                                                900523
    Applic (No, Kind, Date): JP 90131346 A 900523
     IPC: * H01J-009/02
     Language of Document: Japanese
 UNITED STATES OF AMERICA (US)
   Patent (No, Kind, Date): US 5470265 A 951128
     MULTI-ELECTRON SOURCE, IMAGE-FORMING DEVICE USING MULTI-ELECTRON
       SOURCE, AND METHODS FOR PREPARING THEM (English)
     Patent Assignee: CANON KK (JP)
     Author (Inventor): NOMURA ICHIRO (JP); BANNO YOSHIKAZU (JP); KANEKO
       TETSUYA (JP); TAKEDA TOSHIHIKO (JP); IWAI KUMI (JP)
     Priority (No, Kind, Date): US 10302 A
                                             930128
     Applic (No, Kind, Date): US 10302 A
                                           930128
     National Class: * 445024000; 445051000; 427540000
     IPC: * H01J-009/02; H01J-001/30
     CA Abstract No: * 124(06)074213X; 124(06)074213X
     Derwent WPI Acc No: * G 96-019712; G 96-019712
Language of Document: English
   Patent (No, Kind, Date): US 5578897 A
                                           961126
     MULTI-ELECTRON SOURCE, IMAGE-FORMING DEVICE USING MULTI-ELECTRON
       SOURCE, AND METHODS FOR PREPARING THEM Multi-electron source,
       image-forming device using multi-electron source, and methods for
       preparing them (English)
     Patent Assignee: CANON KK
                                 (JP)
     Author (Inventor): NOMURA ICHIRO (JP); BANNO YOSHIKAZU (JP); KANEKO
                                        (JP); IWAI KUMI (JP)
       TETSUYA (JP); TAKEDA TOSHIHIKO
     Priority (No, Kind, Date): US 404958 A 950316; JP 90131346 A
       900523; US 10302 A3 930128
     Applic (No, Kind, Date): US 404958 A
     Addnl Info: 5470265 Patented
```

National Class: * 319310000

IPC: + H01J-001/00

CA Abstract No: * 116(26)267249G; 124(06)074213X Derwent WPI Acc No: * G 92-084989; G 96-019712 JAPIO Reference No: * 160196E000039

Language of Document: English

1U

UNITED	STATES C	F AMERI	CA (US)	
Legal	Status	(No, Typ	oe,Date,	Code, Text):
ÚS	5470265	P	930128	US AE APPLICATION DATA (PAIENT)
				(APPL. DATA (PATENT))
				US 10302 A 930128
US	5470265	P	930414	US AS02 ASSIGNMENT OF ASSIGNOR'S
				INTEREST
				CANON KABUSHIKI KAISHA 30-2, 3-CHOME,
				SHIMOMARUKO, OHTA-KU TOKYO, JAPAN ; MOMURA,
				ICHIRO : 19930407; BANNO, YOSHIKAZU :
				19930407; KANEKO, TETSUYA: 19930407; TAKEDA,
				TOSHIHIKO : 19930407; IWAI, : 19930407
US	5470265	P	951128	US A PATENT
US	5470265	Р	960604	US CC CERTIFICATE OF CORRECTION
	5578897			US AA PRIORITY (PATENT)
				JP 90131346 A 900523
US	5578897	P	930128	
				US 10302 A3 930128
US	5578897	P	950316	
				(APPL. DATA (PATENT))
				US 404958 A 950316
US	5578897	P	961126	US A PATENT
	5578897	P		US CC CERTIFICATE OF CORRECTION

*File 347: Display front page images using format 19. See HELP NEWS 347 for more information

	Set	Items	Description
?s	pn=28454	385	
	S1	0	PN=28454385

*File 351: Display format changes coming soon. Try them out now in ONTAP File 280. See HELP NEWS 280 for details.

Set Items Description

?s pn=jp 2854385

S1 0 PN=JP 2854385

(19)日本国特許庁(JP)

(12)特 許 公 報(B2)

(11) 特許番号

第2854385号

(45) 発行日 平成11年(1999) 2月3日

(24)登録日 平成10年(1998)11月20日

(51) Int. Cl. *

識別記号

FI

1101J 9/02

H01J 9/02

Ê

請求項の数11 (全7頁)

(21)出願番号	特願平2-131346	(73) 特許権者	99999999
			キヤノン株式会社
(22)出顧日	平成2年(1990)5月23日		東京都大田区下丸子3丁目30番2号
		(72) 発明者	野村 一郎
(65)公開番号	特開平4~28139		東京都大田区下丸子3丁目30番2号 キ
(43)公開日	平成4年(1992)1月30日		ヤノン株式会社内
審查請求日	平成9年(1997)3月10日	(72)発明者	金子 哲也
	•		東京都大田区下丸子3丁目30番2号 キ
			ヤノン株式会社内
		(72) 発明者	坂野 嘉和
			東京都大田区下丸子3丁目30番2号 キ
			ヤノン株式会社内
		(74)代理人	弁理士 豊田 善雄 (外1名)
		審査官	堀部 修平
			最終頁に続く
		11	

(54) 【発明の名称】電子放出素子、マルチ電子源、画像形成装置の製造方法

1

(57)【特許請求の施囲】

【請求項1】基板上に設けられた一対の電極間に、能子 放出部を有する導電性膜を有すする電子放出素子の製造 方法において、該電子放出部を形成する際に、該電極間 にパルス電圧を印加することを特徴とする電子放出素子 の製造方法。

【請求項2】前記パルス電圧が4V~10Vの範囲内であることを特徴とする請求項1に記載の電子放出素子の製造力法。

【請求項3】前記パルス電圧の印加の際に、或る一定の 10 パルス電圧を印加した後、これよりも高いパルス電圧を印加することを特徴とする請求項1に記載の電子放出素子の製造方法。

【請求項4】前記パルス電圧の印加の際に、4V~10Vの 箱囲内のパルス電圧を印加した後、10Vを超えるパルス 2

電圧を印加することを特徴とする請求項1に記載の電子 放出素子の製造方法。

【請求項5】前記パルス電圧の波形が、三角波又は矩形 波であることを特徴とする請求項1~4のいずれかに記 載の電子放出素子の製造方法。

【請求項6】前記パルス電圧のパルス幅が1μ秒~1秒 の範囲内であり、パルス間隔が100μ秒~10秒の範囲内 であることを特徴とする請求項1~5のいずれかに記載 の電子放出素子の製造方法。

【請求項7】前記導電性膜が微粒子膜であることを特徴とする請求項1~6のいずれかに記載の電子放出素子の製造方法。

【請求項8】前記電子放出素子は表面伝導形電子放出素子であることを特徴とする請求項1~7のいずれかに記載の電子放出素子の製造方法。

3

【請求項9】基板上に複数の電子放出素子を配置したマルチ電子源の製造方法において、該電子放出素子を請求項1~8のいずれかに記載の方法にて製造することを特徴とするマルチ電子源の製造方法。

【請求項10】請求項9に記載のマルチ電子源の製造方法において、複数の電子放出素子を電気的に接続した配線電極を介して前記パルス電圧を印加することを特徴とするマルチ電子源の製造方法。

【請求項11】 其板上に複数の電子放出素子を配置したマルチ電子源と、該マルチ電子源から放出された電子の 10 照射により発光する蛍光体を備えるフェースプレートとを有する画像形成設置の製造方法において、該マルチ電子源を請求項9又は10に記載の方法にて製造することを特徴とする画像形成装置の製造方法。

【発明の詳細な説明】

[産業上の利用分野]

本発明は、電子放出素子、該素子を複数有するマルチ 電子源及び、該マルチ電子源を用いた画像形成装置の製造方法に関する。

[従来の技術」

.~ ./

従来、簡単な構造で電子の放出が得られる素子として、例えば、エム アイ エリンソン (M. I. Elinson) 等によって発表された冷陰極素子が知られている。 (ラジオ エンジニアリング エレクトロン、フィジィッス (Radio Eng. Electron. Phys.) 第10巻, 1290~1296頁, 1965年)。

これは、基板上に形成された小面積の薄膜に、膜面に 平行に電流を流すことにより、電子放出が生ずる現象を 利用するもので、一般には表面伝導形電子放出素子と呼 ばれている。

これらの表面伝導形電子放出素子の典型的な桨子構成 を第1図に示す。同図において、1および2は電気的接 続を得るための電極、3は電子放出材料で形成される薄 膜、4は基板、5は電子放出部を示す。

 破廢、変形もしくは変質せしめ、電気的に高抵抗な状態 にした電子放出部5を形成することにより電子放出部機 能を得ている。

なお、電気的に高抵抗状態とは、薄膜3の一部に0.5 μm~5μmの角裂を有し、かつ角裂内がいわゆる品構造を有する不連続状態膜をいう。 島構造とは一般に数十 Åから数μm径の微粒子が基板4にあり、各微粒子は空間的に不連続で電気的に連続な膜をいう。

従来、表面伝導形電子放出素子は上述高抵抗不辿続膜に電極1,2により電圧を印加し、素子表面に電流を流すことにより、上述微粒子より電子放出せしめるものである。

しかしながら、上記の様な従来の通電によるフォーミング処理によって製造された電子放出素子には、次のような問題点があった。

- 1)電子放出部となる島構造の設計が不可能なため、素 子の改良が嫌しく、素子間のバラツキも生じやすい。
- 2) フォーミングエ程の際に生じるジュール熱が大きいため、基板が破壊しやすくマルチ化が難しい。
- 20 3) 島の材料が金、銀、SnO.、ITO等に限定され仕事関数の小さい材料が使えないため、大電流を得ることができない。

以上のような点から、表面伝導形電子放出素子は、素子構造が簡単であるという利点があるにもかかわらず、 蔬菜上積極的に応用されるには至っていなかった。

本発明者等は上記問題点を鑑みて検討した結果、特願 昭63-107570号,特願昭63-110480号に於いて電極間に 微粒子膜を配置しこれに通電処理を施すことにより電子 放出部を設ける新規な表面伝導形電子放出訓を提案し た。この新規な電子放出素子の構成図を第2図に示す。

同図において、11及び12は電極,13は微粒子膜,14は電子放出部,15は基板である。

この電子放出素子の特徴としては次のようなことが挙げられる。

- 1) 微粒子膜13に非常に少ない電流を流すことで電子放出部14を形成できるので素子劣化のない素子が作製でき、さらに電極の形状を任意に設計できる。
- 2) 微粒子膜を形成する微粒子自身が電子放出の構成材となる為、微粒子の材料や形状等の設計が可能となり電子放出特性を変えることができる。
- 3) 素子の榜成材である携板15や電極の材料の選択性が広がる。

以上述べたような電子放出索子の実用形態としては、ディスプレイ、蛍光ランプ、イオン生成器など様々な電子ビーム応用装置があるが、近年、かかる素子をマルチ配列とした面状電子原を用いた装置、例えば特別で61—221783号公報で示されるようなフラットCRTの研究開発が活発に行われるようになった。

[発明が解決しようとする課題]

さて、かかる表面伝導形電子放出索子を用いてマルチ

配列とした面状電子源を作製する為には、一般に第3回 に示すような素子配置とする必要がある。

図中、21は基板、24は素子電極22と電子放出部23から 成る電子放出素子、25は配線電極、26はフォーミング用 電源、27は配線電極25と電極26を電気的に接続する結線 である。この図において、電子放出部23は第1図におけ る電子放出部5あるいは第2回における電子放出部14及 び微粒子膜13に対応するものである。

このような表面伝導形電子放出素子を用いた面状電子 旅を作製する為には、第3図に示すように配線電極26の 10 するマルチ電子源の製造方法にある。 間に複数の電子放出素子24を配置し同時にフォーミング する必要がある。

しかしながら、従来の素子の場合に用いられるフォー ミング方法、すなわちDC電圧を用いて非常にゆっくり (例えば昇圧レートIVolt/分) と電圧を印加していくフ ォーミング処理を行うと次のような欠点があった。

- (1) 第2図で示される微粒子膜のフォーミングにおい ては、フォーミング時の温度上昇により、特性劣化や個 々の素子の特性が不均っになる。
- いては、フォーミング時に発生する熱が大量である為、 上記(1)の問題以外にも基板や素子電極の破廢が生じ చే..
- (3) 又、而状電子源の電子ピームを均一に、かつ大量 に放出させる為には、電子放出素子24のピッチを高密度 に配置する必要があり、上記(1), (2)の欠点は顕 著となる。

すなわち、本発明の目的とするところは、上述の問題 点を解消した電子放出素子、マルチ電子源、さらには電 チビーム応用装置である画像形成装置の製造方法を提供 30 することにある。

[課題を解決するための手段及び作用]

上記の目的を達成すべく成された本発明の構成は、以 下の通りである。

すなわち、本発明第1は、基板上に改けられた一対の 電極間に、電子放出部を有する導電性膜を有する電子放 出素子の製造方法において、該電子放出部を形成する際 に、該電極間にパルス電圧を印加することを特徴とする 電子放出素子の製造方法にある。

上記本発明第1の電子放出素子の製造方法は、さらに 40 その特徴として、

「前記パルス電圧がAV~10Vの範囲内である」こと、 「前記パルス電圧の印加の際に、或る一定のパルス電 圧を印加した後、これよりも高いパルス低圧を印加す る」こと、

「前記パルス電圧の印加の際に、4V~10Vの範囲内の パルス電圧を印加した後、10Vを超えるバルス電圧を印 加する」こと、

「前記パルス電圧の波形が、三角波又は矩形波であ る」こと、

「前記パルス電圧のパルス幅が1μ秒~1秒の範囲内 であり、パルス開閉が100μ秒~10秒の範囲内である」 こと、

「前記導電性膜が微粒子膜である」こと、

「前記電子放出素子は表面伝導形電子放出素子であ る」こと、をも含むものである。

また、本発明第2は、基板上に複数の電子放出素子を 配置したマルチ電子源の製造方法において、該電子放出 素子を上記本発明第1の方法にて製造することを特徴と

上記本発明第2のマルチ電子源の製造方法は、さらに その特徴として、

「複数の電子放出素子を電気的に接続した配線電極を 介して前記パルス電圧を印加すること」こと、をも含む ものである。

さらに、本発明第3は、基板上に複数の電子放出素子 を配置したマルチ電子源と、該マルチ電子源から放出さ れた電子の照射により発光する蛍光体を備えるフェース プレートとを有する両像形成装置の製造方法において、 (2) 第1図で示される導電性薄膜のフォーミングにお 20 該マルチ電子源を上記本発明第2の方法にて製造するこ とを特徴とする画像形成装置の製造装置にある。

> すなわち、本発明によれば、フォーミング時に印加す る電圧をパルス波形とすることにより、フォーミング時 に発生する熱量を低下せしめ、前記欠点を改良するもの である。さらに、本発明者等はフォーミング時に印加す るパルス電圧に適正な値があることを見い出し、前記欠 点を解決するものである。

> 以下、本発明の製造方法に係る構成要件及び作用につ いて詳細に説明する、

第4図は、第3図のA-A'の断面における本発明の マルチ電子源の製造力法を示すものである。

- ①. 先ず第4図に示すように、ガラス基板21を十分洗浄 し、通常良く用いられる蒸着技術とホトリソグラフィー 技術により電子電極22を形成する。ここで、基板材とし ては、ガラス以外にもアルミナセラミクス等の絶縁体で あれば良い。また、素子電極22としては、Ni,ステンレ ス等に金属材の他ITO等の酸化物導電体等導電性の材料 であれば好適であり、実用的にはNi. ステンレス、ニク ロム等の高融点金属材であることが望ましい。さらに、 対となる素子電極22の間隙 G は、0.1 μ m ~10 μ m が好 適であるがこれに限るものではない。また、素子電極22 の厚さは $0.05 \mu m \sim l.0 \mu m$ が好適であるがこれに限る ものではない。
- ②. 次に、蒸着技術とエッチング技術により配称電極25 を形成した。かかる風線電極25は、電気抵抗が十分低く なるように形成すれば、どのような材料でも構わない。 ③. 次に、素子電極間に微粒子膜23を形成する。かかる 徴粒子の粒径は、30Å~1 μmが好適で実用的には100 A程度が良好である。また、微粒子の材質は、Pd, Ag, Au 50 等の金属材料やSnO, In.O, 等の酸化物材料が好適である

が、導電性微粒子であればこれに限定されるものではな い。微粒子膜の形成方法としては例えば、アガスデポジ ション法、イ有機金属を分散塗布しその後熱処理する方 **法等がある。微粒子膜の厚さは、微粒子の材質や大きさ** によって異なるが、微粒子の径が100A程度であれば100 A~500Aが好適である。また、微粒子膜のシート抵抗 は、5×10³~1×10⁷Ω/□が好適であり、この抵抗値 になるように微粒子膜の厚さを制御することが望まし V.

以上電子放出素子1素子に着目して説明したが、これ 10 を第3図に示すようにマルチ配列とする場合、電子放出 素子24のピッチは、応用形態により異なるものの面状で 均一な電子源を得る為にPi,Pi共に数m以内に配置され ることが望ましく、フラットCRTへの応用ではPi, Pi 共に lum以内に配置される必要がある。また、電子放出素子2 4の長さ1は、0.1mm~1.0mm程度が好適であり、かかる 素子の配列数については、例えばフラットCRTへの応用 においては效十個~約1000個になる。

以上のようにして構成されたマルチ電子源における電 子放出部23のフォーミングを行うため、水発明の特徴と 20 本発明で開示するようにパルス幅Ti /パルス間隔Ti を小 する通電処理を施すわけであるが、以下にそのフォーミ ング方法について説明する。

第3図に示すように結線されたフォーミング用電源26 により、バルス電圧を発生させる。パルス波形は第5 図、第6図で示すような三角波、矩形波が望ましいがこ れに限るものではない。図中、Tiはバルス幅、Tiはパル ス間隔である。かかるバルス幅Ti は1μ sec~1sec、バ ルス間隔は100 μ sec~10secが適当であるがこれに限る ものではない。発明者等が鋭意研究した結果、通電処理 には適正な電圧があり、かつ、温度が高くなると素子符 30 性が劣化することが発明した。つまり、単に微粒子膜に 電流を流すことにより微粒子膜の温度が上昇し変質した 結果として電子放出部が形成されるのではなく、電圧を 印加することで微粒子がマイグレーションして適正な電 子放出部が形成されているものと思われる。その為、梁 子の数が多く密度が高くなる程、通電処理時の微粒子膜 の温度が高くなり欠陥が生じ易い。バルス電圧は20V以 下が好適で、さらには4V~10Vが最適である。ここで、 フォーミングにより発生する熱を極力低下させる為に は、パルス幅とパルス間隔を適当な値に設定することに 40

より可能となる。例えば、パルス幅Li が100μ scc, パル ス間隔T. が10msecであれば、消費電力を100分の 1 に低 下させることができる。ここでフォーミングにかかる時 間は、DC電圧を印加するときと比較し、ほぼT:/T, 倍に なるものと思われる。また、フォーミングにかかる時間 は、微粒子膜の材質、膜質、あるいは電気抵抗によって 大きく異なる。例えば、金、銀、パラジウムの微粒子膜 では、T₁=100 µ sec, T₂=10msecのとき、約0,05~10秒 程度でフォーミングが終了するが、Sn0: の微粒子膜では 5分~1000分程度必要となる。また、パルス幅とパルス 開隔を適当な値にすれば、フォーミング中温度分布が生 じずに極めて均一なフォーミングが可能となる。

以上第2図に示すような微粒子膜を用いたフォーミン グについて説明してきたが、第1図に示すような薄膜を 用いたフォーミングについても同様である。

すなわち、薄膜を用いた素子のマルチ電子源を従来の 方法でフォーミングしたのでは、発生熱量が大量とな り、フォーミングは極めて難しい。特に、素子ピッチPi が小さいマルチ電子源では不可能であった。ところが、 さい値にすることにより、発生熱量を低下せしめ適正な フォーミングを行うことが可能となった。

「実施例]

以下、実施例を用いて本発明を具体的に詳述する。 実施例1

本実施例では、前述した微粒子膜を用いた素子 (第2 図)を、第3図に示すように複数配置したマルチ電子源 とした。電子放出部の長さ1を300μm、電極間隔Gを 2μm、素子ピッチP,を500μmにして作製した。 徹粒 子膜は有機パラジウム(奥野製薬製ccp-4230)を分散 塗布した後300℃で焼成することにより作製した。かか る微粒子膜は、バラジウムと酸化パラジウムの混合微粒 子膜であり、その粒径は約100Åであった。素子数は、 1ライン当たり10個の配列とした。

本素子において次の様なフォーミングを行い電子放出 特性を測定した。尚、フォーミング時のパルス波形とし ては三角波を用いた。

フォーミング時の諸条件について、以下に示す①, ② の条件とした。

パルス幅T:=100µsec,パルス間隔 $T_2 = 10 \text{msec}$ フォーミング 18 圧 = 7 4 , フォーミング 時間 = 60 秒 フォーミンク電圧=約5 V (DC電圧) 昇圧レート=1 V / 分

上記②に示す従来のフォーミングでは、1ライン100 係る①のフォーミングでは、100素子全てほぼ均一な電 素子中数素子から電子放出が得られた。一方、本発明に 50 子放出が得られた。1ライン当たりの電子放出量は、駆

10

動電圧(配線電極間に印加し電子放出せしめる電圧)15 Vのとき、②に示す従来条件では $2\mu\Lambda$ であったが、本発明に係る①の条件では $300\mu\Lambda$ であった。尚、評価方法については、面状電子源 \pm 5mnの位置に蛍光体付のフェースプレートを配置することにより(不図示)、蛍点評価で均一性を、また、蛍光体に流れる電流で電子ビームの放出電流を測定することにより行った。

また、本実施例において、前述の①の条件を用いバルス波形として第6図に示す矩形波で行ったが、同様な効果が得られた。尚、本実施例において、フォーミング電10 圧の適用範囲としては、4V~10Vの範囲でほぼ均一な電子放出量が得られた。かかるフォーミング電圧が10Vを超えると、電圧が高くなるに従い部分的に電子放出量が低下し、不均一性が増加した。20V以上では電子放出量が落しく低下した。一方、4Vよりも低いフォーミング電圧では、フォーミングが不十分で電子放出量は低下した。

また、本素子の適正な駆動電圧の範囲は10V~18Vであるが、この電圧で本実施例のフォーミングを行うと、1 ライン-100素子全てから電子放出が得られるものの、

部分的に電子放出が低下し、面状電子源としては不均一であった。つまり、フォーミング電圧としては、4V~10 Vに適正電圧があるということになる。

次に、本実施例において、第1段階でフォーミング電圧4V~10Vを数秒印加し、第2段階で駆動電圧10V~18Vを数秒印加すると、均一で電子放出量の劣化のない電子 版が10秒以内で作製できた。つまり、4V~10Vの電圧を印加した後、さらに10V以上のパルス電圧を印加することにより、フォーミング時間を短縮することができる。 実施例2

本実施例においては、前述した薄膜を用いた素子(第1図)を、第3図に示すように複数配置したマルチ電子源とした。電子放出部の長さ1を300 μ m、電極間隔Gを150 μ m、素子ピッチ P_1 を2.0mmにして作製した。薄膜には金を用い、厚さ約1000Åに形成した。尚、素子数は、1ライン当たり100個の配列とした。

本素子において次の様なフォーミングを行い電子放出 特性を測定した。尚、フォーミング時のバルス波形とし ては三角液を用いた。フォーミング時の諸条件は以下に 20 示す通りである。

上記②の条件で処理した素子では、1ライン100案予 間隔 中5素子から電子放出が得られた。一方、本発明に係る 30 た。 ①の条件によるフォーミングでは、100素子金でほぼ均 一な電子放出が得られた。

次に、バルス波形を矩形波で行ったところ、100素子中92個から電子放出が得られ、三角波の場合に比べ若平 劣るものの均一性は従来例に比べ優れていた。 パルス波 形によってフォーミングの良否が変わる理由は不明であるが、微粒子膜の変質時に素子に流れる電流にノイズが 発生することが原因と思われる。

また、バルスフォーミングの電圧、バルス幅について 実施例1と同様な検討を行ったところ、ほぼ同等な効果 40 が得られた。

また、上記②の条件で処理した素子の特性劣化の原因 を調べたところ、フォーミング時の発熱により、携板や 運座の破損が一原因となっていることが分かった。 実施例 3

第7回は、本発明の第3の実施例を示す図である。本 実施例は、実施例1における索子ピッチPiをゼロとした ライン状電子源である。素子の長さしを30mm、その他の 構成は実施例1とほぼ同等にして作製した。本実施例に おいて、パルス幅Ti=50μsecの一定値として、パルス 50

間隔Taを変化させたところ、第1表のような結果を得た。

第 1 表

T.	100 µsec~ Imsec	1msec∼ 2.5msec	2.5msec以上
均一性	×	Δ	0
電子放出量	50 μ / 以下	50~300 μ Λ 以下	300 µ A以上
フォーミン グ時の消費 電力	大	中	小

この結果からわかるように、パルス間隔7。を長くすることによりフォーミング時の消費電力を低下させ、電子源の温度上昇を防止するようにフォーミングしたところ、電子放出特性の良好な均一な電子源を得ることができた。

一方、本実施例において、パルス幅Tiを変化させたところ、パルス幅Tiが10秒以下で良好な電子放出特性が得られた。

[発明の効果]

以上説明した様に、通電処理により電子放出部を形成

する際、印加する電圧をパルス電圧とすることにより、

- ①. 基板や素子電極の破損を防止し、優れた電子放出物性を有する電子放出素子を作製できる。
- ②. 特性の揃った複数の電子放出素子を有するマルチ電子源を作製できる。
- ③. 高精細な(ファインピッチ)マルチ電子源を作製できる。
- ①. 特性劣化の少ないマルチ電子源を作製できる。
- ⑤. 商精細で画像劣化のない画像形成装置を作製できる。

といったような効果がある。

【図面の簡単な説明】

第1回、第2回は、従来の表面伝導形電子放出素子を示すところの構成図である。

第3図は、本発明の第1,第2の実施例を示すところのマ

ルチ電子顔の構成図である。

第4図は、本発明の第1の失旋例のマルチ電子源の製作 法を説明する為の図である。

12

第5回、第6回は、本発明のパルス電圧の故形を示す図である。

第7回は、本発明の第3の実施例を示すところのマルチ 電子顔の構成図である。

1, 2, 11, 12……電極、5, 4, 23……電子放出部

10 13……微粒子膜、22……素子電極


24……電子放出素子、25……配線電極

26……フォーミング用電源、27……結線


P., P. ……素子ピッチ、G……電極間隔

1 ----・電子放出部の長さ


【第1図】




【第2図】





【第3図】




【第4図】









【第5図】



【第6図】



【第7図】



フロントページの続き

(72) 発明者 武田 俊彦

東京都大口区下丸子3丁目30番2号 キ

ヤノン株式会社内

(72) 発明者 岩井 久美

東京都大田区下丸子3丁目30番2号 キ

ヤノン株式会社内

(56)参考文献 特期 平1-112632 (JP, A)

(58)調査した分野(Int. Cl. ⁵, DB名)

H01J 9/02

II01J 1/30

JICSTファイル (JOIS)